AMD宣布采用台积电2nm工艺，量产下一代霄龙处理器“Venice”！

超威半导体（AMD）5月21日宣布，其代号为“Venice（威尼斯）”的下一代AMD EPYC（霄龙）中央处理器已开启量产进程。该处理器最大亮点在于采用台积电最先进的2nm工艺技术，成为全球高性能计算（HPC）领域首款投入量产的2nm级别产品，标志着AMD在数据中心高性能芯片领域实现关键突破，也推动全球半导体工艺进入2nm量产新阶段。

台积电2nm工艺相较于当前主流的3nm工艺，在性能、功耗及集成度上均实现显著提升，采用全新的GAA（全环绕栅极）晶体管架构，可使芯片性能提升约15%，功耗降低约30%，同时大幅提升芯片集成度，能够更好地满足数据中心、人工智能、超算等高性能计算场景的严苛需求。AMD此次将该先进工艺应用于下一代霄龙处理器，正是瞄准了全球数据中心算力需求的爆发式增长，旨在通过工艺升级巩固其在高性能服务器芯片领域的竞争力。

作为AMD面向数据中心市场的核心产品系列，霄龙（EPYC）处理器长期聚焦高性能计算、云计算、企业级服务器等场景，凭借高核心数、高带宽、低功耗的优势，与英特尔至强系列、英伟达数据中心芯片形成激烈竞争。此次“Venice”型号的量产，依托台积电2nm工艺的技术红利，有望进一步缩小与行业领先者的差距，甚至实现局部超越，为数据中心客户提供更高效、更节能的算力解决方案。

除了“Venice”的量产，AMD还公布了后续工艺延伸规划，明确将数据中心CPU的2nm工艺应用于下一代新品“Verano”。这一规划表明，AMD将持续深耕2nm工艺赛道，通过规模化布局巩固工艺优势，形成“Venice”与“Verano”的迭代衔接，进一步完善数据中心芯片产品矩阵，应对日益增长的全球算力需求，同时也彰显了其与台积电深化合作、共同推动半导体工艺升级的决心。

AMD此次率先实现2nm高性能计算芯片量产，不仅提升了自身在数据中心芯片市场的话语权，也将倒逼行业竞争对手加速工艺升级，推动全球高性能计算芯片市场进入“2nm竞争时代”。与此同时，台积电2nm工艺的规模化量产，也巩固了其在先进工艺领域的领先地位，进一步强化了AMD与台积电的深度绑定关系，双方的合作将持续影响全球半导体产业格局。