华为：2031年，达到1.4纳米级！

据人民日报：今天上午，华为公司董事、半导体业务部总裁何庭波在上海发布了“韬（τ）定律”，预计到2031年，基于该定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平。

“韬定律”提出以“时间缩微”替代“几何缩微”，以系统性降低时间常数（韬τ）为目标，通过逻辑折叠等创新技术，持续压缩信号传播时延，不断提升晶体管密度，实现半导体与电子系统的持续演进。

这是中国在全球半导体领域首次提出指导产业发展的新原则，堪称中国半导体从 “跟随” 到 “定义路线” 的里程碑。

前几天，任正非刚刚罕见地在新闻联播露面，陪同国务院领导调研上海青浦练秋湖研发中心的“芯片基础技术研究实验室”。很多媒体猜测，华为可能要放大招。

今天，大招果然来了！

熟悉半导体产业的朋友都知道，英特尔创始人戈登・摩尔1965 年提出了著名的“摩尔定律”——集成电路上的晶体管数量，每 18~24 个月翻一倍，芯片性能同步翻倍、成本持续下降。

当芯片尺寸越做越小，摩尔定律逐渐失灵了，因为尺寸上逼近了物理极限，继续缩小尺寸导致成本暴增、效果欠佳。

韬定律提出 “时间缩微” 替代 “几何缩微”，把优化核心从 “做小晶体管” 转向 “降低信号时延、提高逻辑密度”。这个理论已经被华为过去6年381款芯片所验证。

华为的目标是到2031 年，不靠 2nm/1.4nm 传统工艺，仅靠逻辑折叠 + 系统级时延优化，即可达到1.4nm 同等晶体管密度。

这跟通过先进封装提高芯片性能思路不同，韬定律 + 逻辑折叠，是单颗芯片内部的架构 / 电路革命，目标是不用 2nm/1.4nm 工艺，在同一颗裸片上做到等效 1.4nm 晶体管密度。按照这个理论，未来先进芯片制作对于EUV的依赖度将大幅降低。

先进封装（Chiplet/2.5D/3D），是多颗芯片之间的系统集成，单颗芯片本身还是 7/14nm，靠 “拼多片” 提整体性能。

所以，二者是互补关系，不是替代关系。

未来的芯片，将不再唯 “几纳米” 论英雄。韬定律将加速国产替代，对上下游进行价值重估。

这利好国产替代产业链，比如芯片设计、先进封装封测、半导体设备材料等，当然更利好华为的核心供应链企业。

特别提示：本文为信息和观点分享，不构成任何投资建议。