5月25日，电气电子工程师学会(IEEE)在上海举办国际电路与系统研讨会，华为公司发表了韬(τ)定律，提出以"时间(τ)缩微"替代"几何缩微"，作为半导体与电子系统演进的新指导原则。通过逻辑折叠等创新技术，持续压缩信号传播时延，不断提升晶体管密度，从而实现半导体与电子系统的持续演进。
华为公司董事，半导体业务部总裁何庭波表示，在过去六年的探索实践中，华为公司设计并量产了381款遵循韬(τ)定律的芯片。即将于2026年秋季面世的麒麟芯片，更进一步采用了基于韬(τ)定律的逻辑折叠技术，性能有望大幅提升。华为公司预计，到2031年，基于韬(τ)定律的高端芯片晶体管密度，有望达到1.4纳米制程的同等水平。
逻辑折叠的核心操作是将传统平面布局的逻辑电路层，从单层折叠为双层乃至多层，缩短关键路径的物理走线长度，降低信号传播的RC负载，实现晶体管等效密度提升。东北证券认为，通过逻辑折叠等创新技术，晶体管密度提升，必然带来更严峻的散热问题。为此华为前瞻研发微泵液冷+风扇的主动散热方案，有望替代传统的VC和石墨，市场发展空间较大。