赵晓光：2026半导体先进制程双轨发展路线对比

这两条路线的交锋，本质上是**“物理极限的力大砖飞”**与**“三维架构的借道超车”**之间的对决。

先进制程双轨发展路线对比表

| 对比维度 | 海外：极致微缩路线（台积电/苹果/高通等） | 国内：三维堆叠路线（“韬定律”/华为/自主供应链） || :--- | :--- | :--- || **底层核心逻辑** | **摩尔定律（几何微缩）**：依赖光刻机和工艺迭代，死磕物理线宽的无休止缩小。 | **韬定律（系统堆叠）**：跳出单层晶体管限制，通过逻辑折叠、先进封装实现三维升维。 || **技术实现路径** | 2nm 引入 GAA（全环绕栅极）架构，高度依赖高阿贝数 EUV 光刻机等顶尖设备。 | 利用两层或多层芯片垂直堆叠，通过超细间距混合键合技术将电路“折叠”起来。 || **当前代表节点** | 持续向 **3nm、2nm** 及更小尺寸推进。 | **等效对标海外 7-10nm 阶段**（如麒麟 9050 等级），正加速向 5nm、3nm 迭代。 || **性能/功耗增益** | **边际效应严重递减**：性能、功耗提升幅度微弱，部分实际场景表现甚至不如 3nm。 | **正处于红利爆发期**：由于基数在 7-10nm，每向 5nm/3nm 迈进一代，系统性能增益巨大。 || **成本与商业反馈** | **成本失控**：2nm 较 3nm 成本暴涨 **40%**，高通、联发科、苹果等大厂落地反馈不及预期。 | **经济性更高**：用时间换空间，避开了海外非理性的高额光刻机摊销成本，自主工艺路径完全跑通。 || **应用演进节奏** | 手机端由于高昂成本出现观望情绪，高端算力芯片勉力支撑。 | 今年两层堆叠已在手机芯片落地；**明年将拓展至三层、四层堆叠方案**，并全面落地算力芯片。 || **产能与供应链** | 极高昂的投资可能导致先进产能面临高溢价、需求放缓甚至过剩的隐忧。 | 市场需求极其饥渴，**不存在产能过剩担忧**。长期、确定性地为本土设备和零部件带来红利。 |

---

💡 为什么这条路线能稳稳支撑起设备和零部件的底层逻辑？

这个观点的深刻之处在于：**三维堆叠对设备和零部件的消耗量，不仅没有减少，反而成倍增加。**

* **刻蚀与薄膜沉积设备（Etch & CVD/ALD）的用量暴增** 平面芯片只做一层，而两层堆叠意味着硅片表面要反复进行刻蚀、长膜、打孔（TSV垂直通孔），三层、四层方案更是让工艺道数呈指数级上升。这对国内刻蚀机和薄膜设备厂商是直接的业绩放大器。

* **CMP（化学机械抛光）和清洗设备成为刚需** 要把两块甚至多块芯片完美“贴”在一起，对表面的平整度要求达到了原子级。每一层折叠和键合前，都需要极高频次的 CMP 抛光和超净清洗，直接拉动了国内相关设备和耗材（抛光液、抛光垫）的消耗。

* **高精度键合与量测设备迎来长坡厚雪** 混合键合（Hybrid Bonding）要求微米级甚至亚微米级的对准精度，这让国产先进封装设备以及前道的晶圆量测、检测设备拥有了极长期的红利支撑。

> **核心结论**：只要国内通过“韬定律”走 3D 堆叠这条路，每多叠一层，底层所消耗的国产半导体设备机台和高精零部件数量就会迎来一轮物理上的乘数效应。这意味着，国内设备与零部件产业链赚的是**“确定性的工程量”**，而不再是盲目卷“纸面制程纳米数”的风险钱。

via：曹山石