何总的第二篇论文，阐述了大部分人认为3D堆叠最大的问题——发热，被实测结果推翻，正如日常通勤，大部分的热量其实消耗在了传输途中，而非核心运算本身

理论讲解总是十分枯燥的，还是给大家看点大家想要看到的内容

1. 基于本月上市的麒麟 2026的实测结果呈现了完全相反的结论：这款芯片每平方毫米的晶体管数量增加了 55%，部分核心任务的功耗最高降低 66%，运行温度却比前代产品更低。

2. 基于 40 纳米制程设备，我们在麒麟 2026 上实现了 1.5 微米的混合键合间距，集成了 5000 万个垂直互连，其中 10%~15% 用于信号传输。麒麟 2027 的硅片已经实现 1 微米间距，垂直互连数量超过 1 亿个。预计三年内，我们将追平 720 纳米的顶层金属间距，实现 1:1 的 “齿轮比”，垂直互连数量突破 2 亿个。

3. 有了垂直互连的基础，折叠设计得以展开。华为工程师梳理了麒麟系统级芯片（SoC）中负载最高的模块 —— 神经网络处理器（NPU）、中央处理器（CPU）、图形处理器（GPU）和数字信号处理器（DSP），找出每个模块内部最长、最慢、功耗最高的水平走线，随后将每个模块重新设计为双层硅结构，把漫长的水平互连转化为跨层的短距垂直跳转。

4. 作为首款采用逻辑折叠技术的移动端系统级芯片，麒麟 2026 的晶体管密度在单代内从约每平方毫米 1.55 亿个提升至 2.38 亿个，增幅达 55%—— 这相当于过去三年通过几何缩小实现的提升幅度。

5. 与平面结构的前代产品相比，在同等性能下，麒麟 2026 的 NPU 功耗降低 66%，GPU 功耗降低 58%，CPU 性能核在真实场景基准测试中功耗降低 41%。我们在每平方毫米内塞入了多得多的晶体管，但单位算力的芯片运行温度反而更低，而非更高。