“韬（τ）定律”发布后，路透社已经不得不承认华为确实是“战略博弈高手”，短短几年内就开辟了另一条赛道，一条完全没有竞争对手赛道！路透社称这是华为通过极致的3D逻辑折叠、系统级优化和先进封装的架构创新彻底绕过了对极致制程的依赖！

就目前欧美产业界的反应来看，对华为的“韬(τ)定律”仍然持保留意见，颠覆性的架构确实是未来突破摩尔定律方向之一，因为“韬（τ）定律”已经将芯片从“二维平面”上的博弈拓展到了三维立体层面，带来的架构突破是开创性以及颠覆性的。

传统的芯片是在一片晶圆上以复杂的工艺制造出各种符合要求的晶体管，同时用极其复杂的线路将其连接起来，或者你可以简单的理解为一个一张超级巨大的PCB板子，面积可能会高达几十平方公里甚至上百平方公里。

芯片就是将这些元件从微米级到数百纳米再到纳米级直接植入半导体基板中，多年来CPU性能不断提升，就是在将元件与连接线路不断缩小，晶体管数量则以指数级提升，几十年来的技术提升、晶体管数量的增加让仙童半导体公司的研发主管后来成为因特尔创始人的戈登·摩尔提出了每隔2年晶体管数量就会增加一倍，这个增加速度就是后来被称为的“摩尔定律”

几十年来这个摩尔定律一直就按照当初的约定在不断提升，但是近些年来速度增加越来越慢，原因也很简单，目前的芯片制程正在逼近物理极限，比如2纳米制程再往下就开始进入量子力学的世界了，量子隧穿效应会导致芯片信号乱窜，误码率提高，最终来到了摩尔定律的天花板，再也无法提升了。

但是对于华为来说，这个天花板远比物理极限来得更早，因为美在2018年开始对中国发动高科技封锁战之后，中国已经无法实现7纳米以及以下更低的制程，即使我们能设计出来也没人帮忙制造。ASML巨头几乎垄断了光刻机领域，自己制造的路子也被封死了！

要是按照一般逻辑考虑，这华为的芯片就有天花板，因为在各种封锁的限制下已经不可能再前进一步，但是华为并没有等死，反而在芯片领域硬生生的闯出了一条路！将传统芯片的二维架构直接改成了3维，将原本芯片从二维平面上从这头跑到哪头，需要20MM以上的路程，直接改成了上下层之间的连接！

将芯片原本在二维平面上的结构，通过三维优化，将原本需要“横跨东西南北”的区域用上下层之间联系起来，这就是华为的“韬（t）战略”思维，三维化之后，以更短的时间取得了更高的速度，这不就是变相实现了高速计算的目的吗？

并且这个逻辑还开创性的解决了未来在2纳米以下出现的“量子隧穿”效应带来的问题，从理论上来看不再有所谓的“摩尔定律”天花板的问题。

事实上这个概念并不是华为先提出来的，比如存储芯片堆叠，或者HBM高带宽内存，不过之前只是堆叠增加密度，并没有改善时间传输速度，即使在HBM高带宽内存中也只有位数不多的通路改善速度。

原因是存储芯片发热少，堆叠问题不大，但逻辑电路堆叠几乎不可能，本身发热就比较严重的芯片在三维堆叠后热量爆炸，同时还有一个层与层之间连接的关键通路等都无法解决，所以芯片三维化成了禁区。但是华为在短时间内无法解决低纳米制程情况下的开创性的解决了这个问题!

“韬定律”的发布表示华为已经突破了3D芯片设计EDA工具的瓶颈，也解决了多晶元键合的难题，同时也解决了多层之间时钟不稳、时序违规的问题，当然最核心的还有散热体系。

从华为公布的技术体系来看，7nm/14nm 成熟工艺，通过逻辑折叠等技术，实现接近 1.4nm 等效性能，彻底突破了高端EUV光刻机对中国的封锁！

欧美产业界对此评价非常谨慎，毕竟到目前为止狼还没来！依然认为这只是中国半导体在压力下务实、有创意的“换道”尝试，对全球后摩尔讨论有贡献，但不会立即改变供应链格局。但社交媒体上可没留情面：

“当华为被禁止使用EUV进行芯片缩小时，他们将其堆叠起来。”
“虽然听起来有些浮夸，但我注意到华为不是一家每天制造话题来推动股价的普通公司”
“根据华为的路线图，他们今年的新麒麟芯片将采用这一技术，并将拥有台积电N3P级别的晶体管密度。如果这是真的，那就太棒了。”
“他们不再关注越来越小的晶体管几何结构。他们关注的是减少寄生电容/电阻、信号完整性、高效架构、封装、芯片级、系统设计。”
“作为一个在IC行业工作了30年的人，恭喜，这比我预期的快多了。”
“这绝对是一个重大的发展，一场革命性的事件。它将作为半导体行业最重要的事件之一载入史册。”

从更高的维度上来看，华为的“韬定律”突破的不只是光刻机，而是真正的物理极限！可以想象一下，未来如果中国实现了光刻机与2纳米制程，那么通过这些堆叠后可以达到多恐怖的程度？