识礁Farsight 7月21日消息，SemiAnalysis将华为麒麟9030芯片切开，并用电子显微镜观察，发现在缺少EUV的情况下，该芯片仍能通过复杂工艺实现接近先进节点的晶体管密度。

SemiAnalysis拆解后发现，华为麒麟9030采用中芯国际第三代7nm级N+3工艺制造，实测最小金属间距约为32.5nm，小于采用英特尔18A工艺Panther Lake部分高性能单元的约36nm金属间距，也小于台积电N6的约40nm。

据悉，中芯国际主要通过两种方法实现超高的密度：一是用DUV多重曝光，甚至四重图形化；二是通过DTCO，即让芯片设计与制造工艺协同优化，压缩单元面积。

SemiAnalysis认为，华为麒麟9030的性能大致相当于几年前的安卓旗舰，能效差距更明显。与苹果、骁龙、联发科等旗舰芯片相比，中芯国际第三代7nm级N+3工艺在电压—频率曲线、功耗和单晶体管性能方面仍有明显差距。英特尔18A还采用了背面供电等技术，整体晶体管密度也明显领先，不能只拿最小金属间距进行比较。

不过SemiAnalysis也坦率地表示，出口管制没有让中国先进制程停下来，而是迫使中国用成本更高、复杂度更大的路线继续推进。如果国产芯片能够满足手机、AI推理、网络设备和安全敏感场景，中国并不需要全面追平台积电，也能降低对先进海外代工的依赖。

值得注意的是，华为已意识到，靠缩小晶体管尺寸提升性能的摩尔定律已遇到瓶颈，因而于2026年5月提出了“韬（τ）定律”，以 “时间缩微” 替代 “几何缩微”，通过逻辑折叠、3D堆叠、存算一体、Chiplet等技术，垂直堆叠电路、缩短信号路径，在相同制程下降低延迟（τ）、提升等效密度与性能。

2026年秋季问世的麒麟9050系列处理器，将基于韬定律打造。华为方面还透露，预计到2031年，基于韬定律的高端芯片晶体管密度将达1.4nm制程同等水平。