🏗️ 一、三大工艺模块：前道、中道、后道 逻辑器件的制造流程可清晰划分为三大模块：
1️⃣ 前道 (FEOL)：在Si衬底上制备晶体管核心结构。划分有源区，通过离子注入形成N/P型区域，制备栅极及源漏极。核心目标是实现场效应晶体管。
2️⃣ 中道 (MEOL)：用金属钨(W)将晶体管的源、栅、漏与后道第一层金属相连。随着器件密度提升，20nm逻辑器件的良率问题常出现在此环节。
3️⃣ 后道 (BEOL)：建立多层导电金属线（目前主流为Cu互联），通过柱状金属连接不同层，将衬底上的晶体管按设计要求连接，实现芯片功能。
🎯 二、关键光刻层 (Critical Layer) 图形尺寸最小的光刻层决定芯片性能与良率：
• 浅槽隔离层 (STI)：确定晶体管区域；
• 栅极光刻层 (Gate)：决定器件尺寸；
• 接触孔光刻层 (Contact)：连接前道与后道，实现与第一层金属层的互联。
💡 工艺迭代规律：新技术节点研发时，非关键层可沿用旧工艺，仅关键层需开发新工艺。
📸 三、光刻工艺：从涂胶到检测的全流程 现代光刻是一套封闭、精密的自动化流程（匀胶显影机与光刻机联机作业）：
涂胶 (COT)：在晶圆表面均匀涂覆光刻胶；
软烘 (PAB)：去除溶剂，增强胶膜附着力；
曝光 (Exposure)：光线透过掩模板，将图形投影到光刻胶上，触发光化学反应；
曝光后烘烤 (PEB)：促进光化学反应充分进行，使光刻胶更易溶于显影液；
显影 (Develop)：喷洒显影液溶解曝光区域，留下掩模上的电路图形。
🔍 四、光刻后检测 (Metrology) 检测是保证良率的关键，不合格晶圆需去胶返工(rework)：
• 套刻误差测量 (Overlay)：检测当层与前层的套刻误差；
• 线宽测量 (CD)：用高分辨率CD-SEM测量关键工艺尺寸；
• 缺陷检测 (ADI)：生产中通常按lot进行抽样检测。
✨ 核心总结 光刻图形质量由三大要素共同决定：
掩模板（高精度制备+图形修正）、
曝光系统（降低像差、提升分辨率）、
光刻胶（决定图形侧壁陡直度）。
三者的协同优化，是先进光刻工艺的核心
